Overordnede kursusmål
At sætte deltagerne i stand til at analysere, designe, simulere,
implementere, afprøve og dokumentere digitale kredsløb som
foretager simple beregninger eller simple styringssopgaver ved
anvendelse af gængse simulerings- og synteseværktøje, og at
realisere disse kredsløb i rekonfigurerbar hardware
(FPGA-teknologi).
Læringsmål
En studerende, der fuldt ud har opfyldt kursets mål, vil kunne:
- Konstruere digitale kredsløb/systemer som foretager simple
beregninger eller simple styringssopgaver og vurdere alternative
realiseringer mht. areal, hastighed og energiforbrug.
- Beskrive sådanne systemer i et hardwarebeskrivende sprog, og
anvende gængse simulerings- og synteseværktøjer til at realisere
disse kredsløb i rekonfigurerbar hardware (FPGA) under anvendelse
af prædefinerede design-flows.
- Dokumentere et sådant designarbejde i en teknisk rapport.
- Redegøre for forskellen på en Mealy og en Moore type
tilstandsmaskine og analysere og konstruere sådanne synkrone
tilstandsmaskiner.
- Beregne forsinkelsestid og energiforbrug af et givent
kombinatorisk kredsløb vha. R-C-switch modeller.
- Definere og forklare/redegøre for tidsparametre for komponenter
på RTL-niveau (registre og logik) og på baggrund af disse at
beregne kritiske signalveje for et givent sekventielt kredsløb og
bestemme den minimalt mulige periodetid for kloksignalet.
- Forklare fænomenet metastabilitet og beskrive hvorledes
inputsignaler kan synkroniseres.
- Beskrive princippet bag en FPGA-chip og forklare hvorledes den
kan konfigureres til at realisere et givent sekventielt
kredsløb.
- Forklare opbygning og virkemåde af et sekventielt kredsløb
bestående af en såkaldt data-path og en tilhørende
tilstandsmaskinekontrolenhed.
- Forklare fænomenet logisk hazard og i konkrete eksempler
eliminere sådanne.
Kursusindhold
Design af medium komplekse digitale kredsløb ved hjælp af moderne
designmetoder.
Beregning af forsinkelsestid og energiforbrug i kombinatoriske
kredsløb vha. R-C-Switch modeller. Beregning af kritisk vej for et
givent kredsløb, dvs. den minimale periodetid af kloksignalet ved
hvilken kredsløbet kan operere korrekt.
Metastabilitet og synkronisering af asynkrone inputsignaler.
FPGA-teknologi: Grundlæggende opbygning og virkemåde.
FSMD-skabelon for et digitalt kredsløb (en såkaldt data-path med en
tilhørende tilstandsmaskine).
Grundlæggende HDL: (a) selve sproget, (b) semantiken forstået ud
fra hvordan en given beskrivelse simuleres, og (c) kode-skabeloner
for kombinatoriske og sekventielle kredsløb.
Øvelser i praktisk brug af Chisel og tilhørende simulations- og
synteseværktøjer og prototyperealisering i FPGA teknologi (p.t.
Chisel, GKTWave og Xilinx Vivado).
Bemærkninger
Kurset indgår på 2. semester af bachelorretningen i
Elektroteknologi.
Sidst opdateret
02. maj, 2024