At sætte den studerende i stand til at analysere, designe, simulere, implementere, afprøve og dokumentere - digitale systemer på Register Transfer Level (RTL) niveau - synkrone sekvensmaskiner
Læringsmål:
En studerende, der fuldt ud har opfyldt kursets mål, vil kunne:
Redegøre for funktionen af datavejskomponenter og hukommelseskredsløb og deres principielle opbygning.
Beskrive almindelige RTL komponenters funktion med sandhedstabeller og logiske udtryk.
Konvertere imellem beskrivelser på strukturelt og behavioral niveau
Redegøre for funktionen af en D flip-flop og opbygningen af synkrone sekvensnetværk.
Beskrive et synkront sekvensnetværk ved dets tilstandsdiagram ud fra en foreliggende enkel problemstilling.
Omsætte tilstandsdiagram til tilstandsregister, næstetilstandsdekoder og outputdekoder.
Beskrive kombinatoriske kredse, synkrone sekvensnetværk og tællere i det hardware beskrivende sprog VHDL.
Implementere et design beskrevet i VHDL på en FPGA.
Analysere, opdele og implementere et større hardwareprojekt i samarbejde med 1 til 2 medstuderende.
Foretage og beskrive en reproducerbar test på det afsluttende hardwareprojekt, og drage en konklusion på denne baggrund.
Kursusindhold:
- Binære tal, binær aritmetik. Kombinatoriske komponenter: Multiplekser, dekoder, enkoder, datavejskomponenter. - Hukommelseselementer: Flip-flop og latch. - Synkrone tilstandsmaskiner, tilstandsdiagrammer. - Opsætningstid, holdetid, timing, metastabilitet. - Enkle forsinkelsesmodeller samt kritisk vej. - Anvendelse af værktøjer til udvikling af digitale systemer, herunder hardware beskrivende sprog (HDL) og simulatorer (for tiden VHDL og ModelSim). - Dokumentation og rapportskrivning.
Bemærkninger:
Der udføres et projekt i kombinatoriske kredsløb og et projekt i sekvensnetværk. Projektopgaverne løses i grupper på 2 eller 3 studerende.
