At give deltagerne en betydelig praktisk erfaring i udvikling og implementering af digitale systemer v.h.a. et simulerings og syntesebaseret design-flow.
Læringsmål:
En studerende, der fuldt ud har opfyldt kursets mål, vil kunne:
Redegøre for den interne opbygning af en typisk FPGA-chip.
Benytte designsproget VHDL og tilhørende simuleringsværktøjer til at udvikle komplekse digitale kredsløb ved en trinvis forfining fra en specifikation til et hardwarenært niveau, hvorfra der kan syntetiseres en realisering.
Benytte typiske CAD-værktøjer til at syntetisere komplekse digitale kredsløb som realiseres i en FPGA.
Redegøre for hvorledes syntesen afbilder typiske digitale strukturer ned på de hardwareressourcer der findes i en typisk FPGA.
Udnytte denne viden, kombineret med en forståelse af de muligheder et typisk synteseværktøj tilbyder, til at optimere hastighed og areal af et givent kredsløb.
Skrive VHDL kode på en sådan måde at syntesen ikke genererer utilsigtede komponenter.
Indlæse et syntetiseret design i en FPGA og afprøve kredsløbet i praksis.
Organisere og planlægge gennemørelse af et designprojekt i en gruppe af personer.
Dokumentere dette arbejde (design, implementering og test) i form af en teknisk rapport, som henvender sig til en udenforstånde fagfælle, og som overholder sædvanlige krav til form, indhold og abstraktionsniveau.
Give en kort mundtlig præsentation af projektet og de opnåede resultater.
Kursusindhold:
Intern struktur af en FPGA. Kodning i VHDL med henblik på syntese. Syntese fra VHDL til en FPGA.
Kurset udgør en forlængelse af især kursus 02154 og giver større indsigt i og praktsik erfaring med design af digitale systemer, som realiseres i FPGA teknologi, og de tilhørende CAD værktøjer (p.t. VHDL, ModelSim, XILINX ISE). Der udbydes at antal opgaveforslag, bl.a. ydre enheder til en processor, en pipelinet processor, et indlejret system til en konkret anvendelse.
Bemærkninger:
Kurset er et 3-ugers kursus som normalt tages umiddelbart efter 02154 og gerne også 02155.
