At sætte deltagerne i stand til at konstruere større digitale kredsløb og at give deltagerne en dyberegående viden om datamaskiners funktion og strukturelle opbygning.
Kursusindhold:
DEL A -- Konstruktion af digitale systemer: Beregningskredsløb og tilstandsmaskiner. Pipelineteknikker. Fra algoritme til kredsløb. Kvantificering af hastighed (throughput og latenstid). Grundig introduktion til et hardwarebeskrivende sprog (VHDL eller System C) og den tilhørende designproces (specifikation, trinvis forfining, simulering og syntese).
DEL B -- Datamaskinarkitektur: Introduktion af maskinstruktur og instruktionssæt. Talrepræsentation og aritmetik for heltal og flydende tal. Struktur af centralenheden i en moderne RISC-processor (kontrolenhed, beregningsenhed og pipelining). Samspil mellem maskinstruktur og instruktionssæt. Lagerhierarki og lageradministration (cache teknikker og virtual memory teknikker). Orientering om bussystemer og ydre enheder. Orientering om nye arkitekturer.
Del C -- Projektopgave: Sideløbende med forelæsningerne konstrueres en mindre pipelinet CPU.Dette omfatter design, simulering, syntese of test. Formålet er dels at give en dybere indsigt i forelæsningsstoffet, og dels at gøre deltagerne fortrolige med et hardwarebeskrivende sprog (VHDL eller System C) og de dertil hørende CAD værktøjer til design af digitale systemer.
