At give deltagerne praktisk erfaring i konstruktion af digitale systemer v.h.a. et simulerings og syntesebaseret design-flow.
Kursusindhold:
Opbygning og afprøvning af det i kursus 02200 udførte konstruktionsarbejde. Intern struktur af en FPGA. Kodning i VHDL med henblik på syntese. Syntese fra VHDL til en FPGA.
Bemærkninger:
Kurset er et 3-ugers kursus som normalt tages umiddelbart efter 02200. Deltagelse i kurset forudsætter at projektopgaven i kursus 02200 er godkendt og at man har deltaget i den skriftlige eksamen i faget.
