At sætte deltagerne i stand til at konstruere større digitale kredsløb og at give deltagerne en dyberegående viden om datamaskiners funktion og strukturelle opbygning.
Kursusindhold:
DEL A -- Konstruktion af digitale systemer (33%): Beregningskredsløb og tilstandsmaskiner. Pipelineteknikker. Fra algoritme til kredsløb. Kvantificering af hastighed (throughput og latenstid). Grundig introduktion til designsproget VHDL og den tilhørende designproces (specifikation, trinvis forfining, simulering og syntese). DEL B -- Datamaskinarkitektur (33%): Introduktion af maskinstruktur og instruktionssæt. Talrepræsentation og aritmetik for heltal og flydende tal. Struktur af centralenheden i en moderne RISC-processor (kontrolenhed, beregningsenhed og pipelining). Samspil mellem maskinstruktur og instruktionssæt. Lagerhierarkier og lageradministration (cache teknikker og virtual memory teknikker). Orientering om bussystemer og ydre enheder. Orientering om nye arkitekturer. Del C -- Projektopgave (33%): Sideløbende med forelæsningerne konstrueres en mindre pipelinet CPU. Formålet er dels at give en dybere indsigt i forelæsningsstoffet, og dels at gøre deltagerne fortrolige med designsproget VHDL og de dertil hørende CAD værktøjer til design af digitale systemer.
Bemærkninger:
Forudsætninger: Grundlæggende kendskab til digital design: Repræsentation af heltal. Kombinatoriske og sekventielle kredsløb. Karnaughkort. Tilstandsgrafer. Boolesk algebra. Grundlæggende kendskab til basale komponenter: register, ALU, lager (RAM), programmerbar logik (FPGA), busser, etc. Realisering af små kredsløb (simulering eller fysisk realisering). Beregning af hastighed (forsinkelsestid, setuptid, holdetid, og kritisk vej). Grundlæggende kendskab til programmering i et højniveauspr
